Flip flop dual JK 74LS112 transistores Temperatura de Trabajo Máx

Temperatura de Trabajo Máx

Doble Triggered Negativo-Borde-J-K flip-flop con funciones clear y preset cuando las funciones de preset y clear estan inactivos (alto)

Voltaje de operación: 3-24V

Circuito de apagado térmico incorporado y circuito de detección de baja tensión

Circuito integrado TTL 74LS90

Flip flop dual JK 74LS112 transistores Temperatura de Trabajo MáxDESCRIPCIN Circuito Integrado TTL 74LS112. Flip flop J K negativo. Doble Triggered Negativo Borde J K flip flop con funciones clear y preset cuando las funciones de preset y clear estan inactivos (alto), los datos a las entradas J y K que satisfacen los requisitos de tiempo de configuracin se transfieren a las salidas en el borde con pendiente negativa del pulso de reloj. Reloj de activacin se produce a un nivel de tensin y no est directamente